박관서 교수 연구팀의 논문 “A 1.19-pJ/b 32-Gb/s Baud-Rate Receiver Employing 2-UI Integrated Pattern Based CDR and DFE Adaptation Without Data-Level Reference”가 회로 설계 분야 세계 최고 학술지인 IEEE Journal of Solid-State Circuits (JSSC) 에 게재 승인을 받았다.

본 논문에서는 2UI integration을 활용한 패턴 기반의 CDR과 DFE adaptation 기술을 제안하여 저전력 고속 보율 수신기를 개발하였다.

해당 연구는 박관서 교수(교신 저자)가 지도하고 1저자인 강수일 학생이 주도하였다.